株式会社JCU

JCUテクニカルレポート バックナンバー一覧

超多ピン化インターポーザー対応プロセス『銅ピラー接続工法』への新提案

総合研究所 副所長
萩原 秀樹  Hideki HAGIWARA

はじめに

ナノサイズ配線の半導体LSIと、ミリサイズ配線のマザーボードを繋ぐのがミクロンサイズ配線のパッケージ基板である。このパッケージ基板の代表にはFC-BGAやFC-CSPがあり、前者は主にパソコン用のCPUやグラフィック基板に用いられる。一方、後者はスマートフォンやタブレットPCのプロセッサーに用いられる基板である。
いま、このどちらの微細化も究極的な局面を迎えており、1辺が10~30mmの四角片の基板内に配線は300~1000本にも達している。この時の配線幅は10μmに近づいており製造工程の見直しが迫られている。中でも、急を要しているのは半導体LSIとこれらパッケージ基板を接続する工程である。数年前まではワイヤー接続が主流であったが、今は半田のマイクロボール接続が主流となっている。しかし、この接続方法も配線数の増加に伴い半田の溶解(リフロー)接続時に短絡(ショート)のリスクが高まっている。この様な背景から、当社ではカッパーポスト(銅ピラー)接続工法を提案している。この概略を図1に示す。


これまでのFC-BGAやFC-CSPは、両面ともマザー面と同じ半田ボール接続で製造されている。しかし、このマザー面の工法ではリフローの際に半田ボールが横方向へ広がってしまうため、多ピン化対応には不向きである。これに対し、図1のLSI面のような銅ピラー接続工法を用いれば、リフローの際にも銅ピラー部は溶解しないため、半田の広がりによるショートのリスクは少ない。このようなメリットから、銅ピラー接続工法は次世代の多ピン化対応に効果的であると考えている。
図2に、従来のFC接続工法(左)と、今回提案する銅ピラー接続工法(右)の比較を示す。また、図3には銅ポスト基板の試作例を示す。従来のFC接続では、今後、半田ボール間の狭ピッチ化に伴い、半田ボール溶融時に隣接するボールとの短絡が懸念される。また、半田ボールでは以前からリフロー温度のコントロールやリフロー後の厚みばらつきなども懸念されている。これに対し、ここで提案している銅ピラー接続工法では回路間の短絡や半田の厚みばらつきの少ない高性能と高歩留まりを両立できるプロセスとなっている。

銅ピラー接続工法の新提案

前述のように、銅ピラー接続工法は多ピン化対応に優れている。しかしながら、この工法を用いるには銅ピラーだけでなく、その前後の工程も多数必要とされる。これらのプロセスフローを表1に示す。当社では、この銅ピラー接続工法に先駆けて前、後工程の開発も手掛けており、今日までにその全工程を揃えるまでに至っている。中でも、最も難易度が高かったのは耐薬品性に優れるソルダーレジスト上へ形成できる密着力の高い無電解銅めっきプロセス(FEED)の開発であった。従来のメカニズムに基づく無電解銅めっき皮膜では高い密着が得られなかったため、ここでは全く異なるメカニズムの無電解銅めっきを用いている。
このほかにもプラズマ(大海)やめっきレジスト前処理(NA や NR)から、めっきレジスト剥離(RS-083)や無電解銅フラッシュエッチング処理(SAC)、最終の金めっき(SKYLITE)に至るまで、現時点で想定される全てのプロセスをラインナップしている。

前述のように、銅ピラー接続工法は多ピン化対応に優れている。しかしながら、この工法を用いるには銅ピラーだけでなく、その前後の工程も多数必要とされる。これらのプロセスフローを表1に示す。当社では、この銅ピラー接続工法に先駆けて前、後工程の開発も手掛けており、今日までにその全工程を揃えるまでに至っている。中でも、最も難易度が高かったのは耐薬品性に優れるソルダーレジスト上へ形成できる密着力の高い無電解銅めっきプロセス(FEED)の開発であった。従来のメカニズムに基づく無電解銅めっき皮膜では高い密着が得られなかったため、ここでは全く異なるメカニズムの無電解銅めっきを用いている。
このほかにもプラズマ(大海)やめっきレジスト前処理(NA や NR)から、めっきレジスト剥離(RS-083)や無電解銅フラッシュエッチング処理(SAC)、最終の金めっき(SKYLITE)に至るまで、現時点で想定される全てのプロセスをラインナップしている。

JEITAのロードマップから見る銅ピラーの展望

図2の左図からも分かるように、現世代の基板に銅ピラーを形成する工法は存在しない。しかしながら、今回の新提案のポイントはここにある。半田のマイクロボールの代わりとして基板に銅ピラーを形成し、LSI配線と薄い半田めっきにより接続する方法(C4接続)を特徴とする。表2にはJEITAが2013年6月にまとめた、LSIを有機基板にFC接続する際のLSI側のパッドやバンプ径のロードマップを示す。JEITAにおいても、基板に銅ピラーを配置することは想定していないため、本工法の受けとなるLSI側の銅ピラーロードマップを参考としている。この内容には、「一般にパッドの配置はペリフェラル方式(周辺配置)とエリアアレイ方式(全面配置)に分けられ、LSIサイズやピン数、パッドピッチ、バンプ材料に応じてレイアウト設計される。銅ピラーがペリフェラル方式の場合、パッドピッチは現在40μmであり2022年には30μmにまで縮小する。ここでは金や銅によるピラーが35μmまで使用されるが、以降のファインピッチ世代では銅ピラーに集約されていく。またエリアアレイ方式のコストパフォーマンス製品でも、現在130μmであるが、同じく2022年には90μmまで縮小する。このように、エリアアレイ方式でも銅ピラーの採用が進んでおり150μmよりファイン化が進むと銅ピラーが主流になる。」と記載されている。当社はこのLSI半導体の端子に銅ピラーが増えてくることに注目し、その受け側の基板でも銅ピラーを用いたいと考えている。


以上述べてきたように、小型電子機器に用いられるFC-BGAやFC-CSPの多ピン化および狭ピッチ化は益々進むことが予想される。当社は、その解決策に今回紹介した銅ピラー接続工法を提案している。ここで必要とされる新技術は、ハイエンドスマホから始まり、スマートTVやウエアラブルデバイスに適用され、究極は人工知能を要する高性能ナビゲーションや介護ロボットといった市場に展開されていくものと予想される。中でも高性能ナビゲーションにおいては、今後のカーエレクトロニクスに必要とされる先進運転支援システム(ADAS)に適用できるものと期待している。

図2の左図からも分かるように、現世代の基板に銅ピラーを形成する工法は存在しない。しかしながら、今回の新提案のポイントはここにある。半田のマイクロボールの代わりとして基板に銅ピラーを形成し、LSI配線と薄い半田めっきにより接続する方法(C4接続)を特徴とする。表2にはJEITAが2013年6月にまとめた、LSIを有機基板にFC接続する際のLSI側のパッドやバンプ径のロードマップを示す。JEITAにおいても、基板に銅ピラーを配置することは想定していないため、本工法の受けとなるLSI側の銅ピラーロードマップを参考としている。この内容には、「一般にパッドの配置はペリフェラル方式(周辺配置)とエリアアレイ方式(全面配置)に分けられ、LSIサイズやピン数、パッドピッチ、バンプ材料に応じてレイアウト設計される。銅ピラーがペリフェラル方式の場合、パッドピッチは現在40μmであり2022年には30μmにまで縮小する。ここでは金や銅によるピラーが35μmまで使用されるが、以降のファインピッチ世代では銅ピラーに集約されていく。またエリアアレイ方式のコストパフォーマンス製品でも、現在130μmであるが、同じく2022年には90μmまで縮小する。このように、エリアアレイ方式でも銅ピラーの採用が進んでおり150μmよりファイン化が進むと銅ピラーが主流になる。」と記載されている。当社はこのLSI半導体の端子に銅ピラーが増えてくることに注目し、その受け側の基板でも銅ピラーを用いたいと考えている。


以上述べてきたように、小型電子機器に用いられるFC-BGAやFC-CSPの多ピン化および狭ピッチ化は益々進むことが予想される。当社は、その解決策に今回紹介した銅ピラー接続工法を提案している。ここで必要とされる新技術は、ハイエンドスマホから始まり、スマートTVやウエアラブルデバイスに適用され、究極は人工知能を要する高性能ナビゲーションや介護ロボットといった市場に展開されていくものと予想される。中でも高性能ナビゲーションにおいては、今後のカーエレクトロニクスに必要とされる先進運転支援システム(ADAS)に適用できるものと期待している。

その他記事

JCUテクニカルレポート 96号 2014年8月