株式会社JCU

JCUテクニカルレポート バックナンバー一覧

TSV用硫酸銅めっき

総合研究所
エレクトロニクス技術開発2部
半導体めっき技術課
原崎 裕介Yusuke HARASAKI / 宮田 実香Mika MIYATA / 尾山 祐斗Yuto OYAMA / 外岡 優Yu TONOOKA / 小坂 美紀子Mikiko KOSAKA / 松本 守治Moriji MATSUMOTO

 

解析センター 解析技術課
安田 弘樹Hiroki YASUDA

 

総合研究所
君塚 亮一Ryoichi KIMIZUKA

はじめに

集積回路において、これまでムーアの法則に従い半導体素子の微細化により高集積化が図られてきたが、現在その最小加工寸法は20nm台まで小さくなっており、微細化による高集積化や高機能化には物理的な限界が見えつつある。そのような中、複数の半導体チップを三次元的に積層することで高集積化、高機能化しようとするアプローチが検討されている。半導体チップを積層するための接続方法としてはワイヤボンディングが従来から使用されているが、多チップ積層による省スペース化、電極間距離短縮による高速化、省電力化が可能なTSVによる接続が注目されている。

半導体チップ積層イメージ

TSVとは、Through Silicon Viaの略であり、日本語ではシリコン貫通電極とよばれている。その名の通り、シリコンチップに貫通した穴を形成する技術である。
素子形成後にTSVを形成する場合、導電体として電気抵抗の低い銅が検討されており、その充填方法として電気銅めっきが用いられている。図2はTSVの作製工程を模式的に表した図である。
ドライエッチングによりシリコンウエハに形成したビアに絶縁層、バリア層および銅シード層を形成し、電気めっきにて銅を充填する。その後、CMPでウエハ表面の銅を研磨し除去し、裏面からシリコンを研削し銅を露出させることで、最終的にシリコンを貫通した電極とする。

図2 TSV形成工程

TSVに用いられる電気めっきに対しては、できるだけ短時間で中空ボイドなどの欠陥なくビア内に銅を析出させることはもちろん、ウエハの反りや後工程のCMPによる銅除去の負担を小さくするために、表面の膜厚をできるだけ薄い状態で埋め込むことが求められている。

TSVとは、Through Silicon Viaの略であり、日本語ではシリコン貫通電極とよばれている。その名の通り、シリコンチップに貫通した穴を形成する技術である。
素子形成後にTSVを形成する場合、導電体として電気抵抗の低い銅が検討されており、その充填方法として電気銅めっきが用いられている。図2はTSVの作製工程を模式的に表した図である。
ドライエッチングによりシリコンウエハに形成したビアに絶縁層、バリア層および銅シード層を形成し、電気めっきにて銅を充填する。その後、CMPでウエハ表面の銅を研磨し除去し、裏面からシリコンを研削し銅を露出させることで、最終的にシリコンを貫通した電極とする。

図2 TSV形成工程

TSVに用いられる電気めっきに対しては、できるだけ短時間で中空ボイドなどの欠陥なくビア内に銅を析出させることはもちろん、ウエハの反りや後工程のCMPによる銅除去の負担を小さくするために、表面の膜厚をできるだけ薄い状態で埋め込むことが求められている。

TSV用硫酸銅めっきの検討例

プリント配線板用のフィルドめっきの場合、ビア径が数十~百数十μmφでアスペクト比が1以下のものが一般的なサイズであるが、TSVの場合はビア径が数~数十μmφ以下と小さく、しかもアスペクト比は2~10と高いことが特徴である。
このような小径、高アスペクト比のビアに欠陥なく銅を埋め込むためには、ウエハ表面やビア側壁への析出を極力抑制し、ビアの底部に優先的に銅を析出させるような添加剤を使用するとともに、適切な浴組成や作業条件を選定することも重要である。
弊社ではTSV用途に向けた硫酸銅めっきプロセスの開発を数年前より行っており、既に小径・高アスペクトビアに対し良好な埋め込み性能が得られるプロセスの開発に成功している。
一例として一般的なプリント配線板用ビアフィリングプロセスとTSV用に開発したプロセスを用いて20μmφ×110μmdのビアを処理した場合のめっき時間に伴うビア内の銅の析出状態の比較を図3に示す。

図3 めっきプロファイルの比較

一般的なプロセスではウエハ表面やビア開口部付近に銅が多く析出し、ビア内部が銅で完全に充填される前に開口部が閉じてしまう。一方、TSV用のプロセスはウエハ表面およびビア側壁への銅の析出が抑えられ、表面が平らな状態でボトムアップ析出するため、ウエハ表面の銅の膜厚も薄い状態でボイドのない完全な埋め込みが可能なことが分かる。

プリント配線板用のフィルドめっきの場合、ビア径が数十~百数十μmφでアスペクト比が1以下のものが一般的なサイズであるが、TSVの場合はビア径が数~数十μmφ以下と小さく、しかもアスペクト比は2~10と高いことが特徴である。
このような小径、高アスペクト比のビアに欠陥なく銅を埋め込むためには、ウエハ表面やビア側壁への析出を極力抑制し、ビアの底部に優先的に銅を析出させるような添加剤を使用するとともに、適切な浴組成や作業条件を選定することも重要である。
弊社ではTSV用途に向けた硫酸銅めっきプロセスの開発を数年前より行っており、既に小径・高アスペクトビアに対し良好な埋め込み性能が得られるプロセスの開発に成功している。
一例として一般的なプリント配線板用ビアフィリングプロセスとTSV用に開発したプロセスを用いて20μmφ×110μmdのビアを処理した場合のめっき時間に伴うビア内の銅の析出状態の比較を図3に示す。

図3 めっきプロファイルの比較

一般的なプロセスではウエハ表面やビア開口部付近に銅が多く析出し、ビア内部が銅で完全に充填される前に開口部が閉じてしまう。一方、TSV用のプロセスはウエハ表面およびビア側壁への銅の析出が抑えられ、表面が平らな状態でボトムアップ析出するため、ウエハ表面の銅の膜厚も薄い状態でボイドのない完全な埋め込みが可能なことが分かる。

おわりに

TSV技術は、メモリ、ロジック、MEMSなど種々の半導体チップの積層による高機能化において重要な技術である。TSV技術が更に普及するためにはウエハの加工コストを低減することが必要とも言われており、めっき液に対しても更なるめっき時間の短縮や浴寿命延長などの要求も予想される。
これまでのプリント配線板やダマシンめっきでの経験を活用し、これら要求に応えられるよう努力していきたい。

その他記事

JCUテクニカルレポート 91号 2012年1月