株式会社JCU

JCUテクニカルレポート バックナンバー一覧

BVH、スルーホールフィリング用硫酸銅めっきプロセス CU-BRITE TF5

総合研究所
エレクトロニクス技術開発1部
佐波 正浩 Masahiro SAWA

はじめに

近年、スマートフォンやタブレットコンピュータに代表される高性能電子機器の市場拡大に伴い、プリント配線板や電子部品の小型化、薄型化が急速に進んでいる。半導体パッケージ基板に関しては、従来型のリードフレームやセラミック基板から、微細回路に有利なビルドアップ基板を使用し、ワイヤーボンディングで接合するフェイスアップ搭載のFBGA基板や、高速処理に有利なFC-BGA基板が主流となっている。FBGA、FC-BGA基板の断面図を図1に示す。




100μmφ-200μmtに代表されるコア層の高アスペクトスルーホールフィリングでは、1μm程度の極薄銅箔を用いたセミアディティブ工法(MSAP)が主流になりつつある。これらの半導体パッケージ基板においては微細回路を形成するためにレジストを薄くする必要がある。一方、ビアフィリングと比較して充填体積の大きいスルーホールフィリングでは銅皮膜を厚くしなければならず、配線の微細化が困難であった。微細回路形成の構想を図2に示す。

特長

CU-BRITE TF5は、従来のスルーホールフィリングプロセスと比較して、高いフィリング性能を有することにより、その銅皮膜厚を大幅に薄膜化することが可能となる。銅皮膜厚を薄くできることで、レジスト厚の薄膜化が可能となり、その結果、従来達成できなかった微細回路形成を実現する。さらに、加工時間の短縮や銅皮膜の低減によるコスト削減にも寄与する。従来浴とのスルーホールフィリング性の比較を図3に示す。
また、近年のスルーホールフィリングプロセスへの要求として、コア層の加工のみならず、積層後のビアフィリングへの応用が重要視されている。本プロセスではスルーホールフィリングと同浴で、良好なビアフィリング性も有している。従来浴とのビアフィリング性の比較を図4に示す。さらに、高電流密度加工時に問題となる、基板端部の耐異常析出性にも優れており、電流密度を上げられることから生産性にも優れる。

CU-BRITE TF5は、従来のスルーホールフィリングプロセスと比較して、高いフィリング性能を有することにより、その銅皮膜厚を大幅に薄膜化することが可能となる。銅皮膜厚を薄くできることで、レジスト厚の薄膜化が可能となり、その結果、従来達成できなかった微細回路形成を実現する。さらに、加工時間の短縮や銅皮膜の低減によるコスト削減にも寄与する。従来浴とのスルーホールフィリング性の比較を図3に示す。
また、近年のスルーホールフィリングプロセスへの要求として、コア層の加工のみならず、積層後のビアフィリングへの応用が重要視されている。本プロセスではスルーホールフィリングと同浴で、良好なビアフィリング性も有している。従来浴とのビアフィリング性の比較を図4に示す。さらに、高電流密度加工時に問題となる、基板端部の耐異常析出性にも優れており、電流密度を上げられることから生産性にも優れる。

おわりに

本プロセスでは200μmtのような、高アスペクトスルーホールフィリングだけでなく、極微細スルーホールフィリングにも適用可能であり、100μm以下の薄膜材料、さらにはビルドアップFPCの開発にも貢献できると期待している。

その他記事

JCUテクニカルレポート 101号 2017年1月