JCUテクニカルレポート バックナンバー一覧
ハイエンドパッケージ基板対応硫酸銅ビアフィリングめっき CU-BRITE VF6
はじめに
現在、電子機器の小型化、薄型化、高性能化、多機能化に伴い、BGAに代表されるパッケージ基板の配線の狭ピッチ化や樹脂厚の薄膜化が進んでいる。そのため、パッケージ基板を対象とした硫酸銅めっきには、フィリング性と共に優れためっき膜厚均一性が求められている。
現在のパターンレイアウトは、最小配線幅10µm以下と非常に微細なため、良好なめっき膜厚均一性を得ることが難しくなっている。また、生産性向上のため電流密度の高い条件（1.5～2.0A/dm2）が要求され、既存プロセス（～1.5A/dm2）では対応困難な状況である。そこで、当社はこのようなニーズに応えるべくCU-BRITE VF6を開発した。本稿では、微細配線を有するパターン基板において良好な膜厚均一性を持たせることを目的として開発した、硫酸銅ビアフィリングめっきCU-BRITE VF6について紹介する。
特長
1）パターン疎密差によるめっき膜厚バラツキが既存プロセスに比べ20％削減
2）10µm以下の微細配線への付き回り良好
3）幅広い電流密度（1.0～2.0A/dm2）において性能維持
4）高硫酸濃度においてフィリング性が良好
5）建浴から老化液（200Ah/L）まで性能を維持
6）良好な物性（既存プロセスと同等）
7）添加剤は2成分で管理が容易
8）全添加剤成分は電気化学測定（CVS）により分析可能
9）溶解性、不溶解性両アノードで使用可能
10）直流電源を使用
1）パターン疎密差によるめっき膜厚バラツキが既存プロセスに比べ20％削減
2）10µm以下の微細配線への付き回り良好
3）幅広い電流密度（1.0～2.0A/dm2）において性能維持
4）高硫酸濃度においてフィリング性が良好
5）建浴から老化液（200Ah/L）まで性能を維持
6）良好な物性（既存プロセスと同等）
7）添加剤は2成分で管理が容易
8）全添加剤成分は電気化学測定（CVS）により分析可能
9）溶解性、不溶解性両アノードで使用可能
10）直流電源を使用
めっき膜厚均一性およびフィリング性
最小配線幅9µmのデザインを持つパターンレイアウト基板を用いて膜厚均一性評価試験を実施した。図1に、膜厚15µm、電流密度1.5A/dm2におけるめっき膜厚の最も厚い箇所（L/S=30µm/150µm）と薄い箇所（L/S=9µm/9µm）を測定した結果を示す。また、図2に配線の断面写真を示す。この結果から、CU-BRITE VF6は既存プロセスに比べ、膜厚が厚くなりやすい太い配線幅の膜厚を抑制し、その効果で細い配線の膜厚が厚くなる傾向が確認できる。この傾向により、CU-BRITE VF6は既存プロセスに比べ約20％の膜厚バラツキの低減を可能にした。
図1 めっき膜厚測定結果
図2 配線断面写真（CU-BRITE VF6）
図3に、目標膜厚15µm、電流密度1.5A/dm2におけるフィリング性評価結果（BVH断面観察結果）を示す。この結果から、硫酸濃度が高い条件においても著しいフィリング性の低下は見られないことが確認できる。このため、CU-BRITE VF6は良好な膜厚均一性を得られる高い硫酸濃度において使用することが可能である。
※ VMS：硫酸銅五水和物（g/L）/ 硫酸（g/L）/ 塩素（mg/L）
図3 BVH断面観察結果
最小配線幅9µmのデザインを持つパターンレイアウト基板を用いて膜厚均一性評価試験を実施した。図1に、膜厚15µm、電流密度1.5A/dm2におけるめっき膜厚の最も厚い箇所（L/S=30µm/150µm）と薄い箇所（L/S=9µm/9µm）を測定した結果を示す。また、図2に配線の断面写真を示す。この結果から、CU-BRITE VF6は既存プロセスに比べ、膜厚が厚くなりやすい太い配線幅の膜厚を抑制し、その効果で細い配線の膜厚が厚くなる傾向が確認できる。この傾向により、CU-BRITE VF6は既存プロセスに比べ約20％の膜厚バラツキの低減を可能にした。
図1 めっき膜厚測定結果
図2 配線断面写真（CU-BRITE VF6）
図3に、目標膜厚15µm、電流密度1.5A/dm2におけるフィリング性評価結果（BVH断面観察結果）を示す。この結果から、硫酸濃度が高い条件においても著しいフィリング性の低下は見られないことが確認できる。このため、CU-BRITE VF6は良好な膜厚均一性を得られる高い硫酸濃度において使用することが可能である。
※ VMS：硫酸銅五水和物（g/L）/ 硫酸（g/L）/ 塩素（mg/L）
図3 BVH断面観察結果
電流密度による性能への影響
図4に電流密度を1.0～2.0A/dm2（目標膜厚15µm）まで振った際のめっき膜厚バラツキおよびフィリング性（Recess）を示す。この結果から、既存プロセスは電流密度を上げることで膜厚バラツキが大きくなるのに対し、CU-BRITE VF6は膜厚バラツキの大幅な増加は見られない。さらにCU-BRITE VF6の2.0A/dm2における膜厚バラツキは、既存プロセスの1.0A/dm2の条件よりも小さいことが確認できる。このため、CU-BRITE VF6は、高い電流密度での使用が期待できるプロセスである。
図4 電流密度別性能評価結果
図4に電流密度を1.0～2.0A/dm2（目標膜厚15µm）まで振った際のめっき膜厚バラツキおよびフィリング性（Recess）を示す。この結果から、既存プロセスは電流密度を上げることで膜厚バラツキが大きくなるのに対し、CU-BRITE VF6は膜厚バラツキの大幅な増加は見られない。さらにCU-BRITE VF6の2.0A/dm2における膜厚バラツキは、既存プロセスの1.0A/dm2の条件よりも小さいことが確認できる。このため、CU-BRITE VF6は、高い電流密度での使用が期待できるプロセスである。
図4 電流密度別性能評価結果
おわりに
今回、紹介したCU-BRITE VF6は、良好な膜厚均一性およびフィリング性を有することから、FC-BGA、CSP基板の配線形成に適したプロセスである。
今後もパッケージ基板のデザインは微細化が進み、膜厚均一性への要求は高くなることが予想される。そのため、今後もユーザーの声を反映し、高品質で安定した製品開発を進めていく。
| その他記事 |
|---|
JCUテクニカルレポート 103号 2018年1月