JCU 荏原ユージライト株式会社 | MSAP適合プロセス（エッチング、プラズマ、銅めっき）

最新号

バックナンバー

エニーレイヤー基板、スルーホール混在HDI基板対応ビアフィリングプロセス＆
次世代FC-BGA、CSP基板対応ビアフィリングプロセス

Via Filling Processes for Any Layer Boards and HDI Boards with Through Holes & Next Generation
FC-BGA and CSP Substrates "CU-BRITE VL/CU-BRITE VH & CU-BRITE VF5"

Our CU-BRITE VL & CU-BRITE VH are suitable processes for and applicable to the next generation build-up substrates. CU-BRITE VF5 assures good filling of BVHs while depositing a thin film on the top surface of the next generation FC-BGA/CSP substrates.

総合研究所
エレクトロニクス技術開発1部
PWBめっき技術課
高谷康子 Yasuko TAKAYA
大森隆史 Takafumi OHMORI
安藤俊介 Shunsuke ANDOH
下村彩 Aya SHIMOMURA

	はじめに

   プリント基板製造技術は、更なる高密度化や薄板化、小型化への動きが急加速で進み、新たな局面に入ったと言っても過言ではない。このためパターン形成用硫酸銅めっき液についても、表層薄膜での高ビアフィリング性能や、パターン粗密に起因するめっきバラツキの改善、いわゆる高硫酸域での高ビアフィリング性能について、高い性能要求が多くのユーザー様から出ていた。
   当社はこのようなご要望にお応えするべく、フィルド用硫酸銅めっき添加剤としてCU-BRITEVL、CU-BRITEVH、CU-BRITE VF5の開発に成功、製品化したので紹介する。
   今回紹介するプロセスを表1に示す。

表1 プロセスとその特長

プロセス名	特長
CU-BRITE VL	薄膜フィルド、エニーレイヤー用
CU-BRITE VH	スルーホール混在対応HDIフィルド用
CU-BRITE VF5	次世代FC-BGA、CSP基板対応フィルド用

共通特長
   1）特別な電源を使用せず、直流電源で高いパフォーマンスを実現。
   2）長期的に安定性に優れ、定期的な活性炭処理により安定した性能を維持。
   3）溶解性、不溶解性の両アノードが使用可能。
   4）添加剤全成分が電気化学分析（CVS）により分析可能。

プロセス詳細

	1.CU-BRITE VL（エニーレイヤーHDI基板最適プロセス）

特長
●120μmφ-60μmdのBVHに対して、表層膜厚15μm以下での薄膜フィリングを実現
（ディンプル≦5μm）。
図1に従来プロセス（CU-BRITEVFII）とのフィリング性の比較を示す。

図1 フィリング性比較

従来プロセスでは、ディンプル5μm以下でフィリングするためには、20μm以上の表層膜厚が必要であったが、CU-BRITE VLは表層膜厚15μmでリセス5μm以下の安定したフィリングが可能となった。
図2に従来プロセスとのフィリングプロファイルの比較を示す。

図2 フィリングプロフィル結果

   CU-BRITE VLは、めっき初期からのボトムアップが従来プロセスに比べ早く、表層膜厚を約30％低減できるため、次の大きな利点が出てくる。

   1）めっき時間の短縮により生産性が向上する。
   2）表層薄膜化により微細配線形成が容易となる。
   3）銅使用量の削減により低コスト化が図れる。

   CU-BRITEVLは、エニーレイヤー基板に最適なビアフィリングプロセスである。一般的に積層段数の多いエニーレイヤー基板で、めっき工程のコスト削減効果や、エッチング工程の負担軽減など、工程内改善に大きく貢献できるプロセスである。

	2.CU-BRITE VH （スルーホール混在HDI基板最適プロセス）

特長
●スルーホール内の均一電着性と高フィリング性の両立ができる。図3に従来プロセスとのフィリング性の比較を示す。

図3 フィリング性比較

   従来プロセスでは困難であった、高硫酸組成でも高いビアフィリング性能を持つため、次のような利点が考えられる。

   1）スルーホール内の均一電着性が向上する。
   2）浴電圧が低いためハイスロー硫酸銅浴用整流器の転用が可能。

   図4に従来プロセスとのスルーホールでの均一電着性の比較を示す。

図4 スルーホールでの均一電着性比較

CU-BRITEVHはスルーホール混在HDI基板に対し、ビアフィリング性能とスルーホールの均一性能を両立できるプロセスである。また溶解性、不溶解性の両アノードで良好な浴安定性を有する。更なる増加が見込まれる車載系HDI基板に有効なプロセスと考える。

	3.CU-BRITE VF5 （次世代FC-BGA、CSP基板対応ビアフィリングプロセス）

特長
   ●表層膜厚10μm以下で次世代パッケージ基板BVHスペック　（40～50μmφ-25～30μmd）に対して良好なフィリング性を実現。
   ●パターン粗密差によるめっき膜厚ばらつきが従来プロセスに　比べ10％低減。
   図5に従来プロセス（CU-BRITEVFⅣ）との小径ビアに対して、表層膜厚10μmでフィリングした際の比較を示す。

図5 小径ビアでのフィリング性比較

CU-BRITE VF5は、従来プロセスでは困難であった、高硫酸組成でのビアフィリングが可能となった。
図6に従来プロセスとの膜厚毎のフィリングプロファイル比較を示す。

図6 フィリングプロファイル比較

CU-BRITE VF5は、ボトムアップ成長が早いため、表層膜厚の低減が可能である。
図7に当社試験法によるピース内での面内の均一性の測定結果を示す。

図7 面内均一性の測定結果

CU-BRITEVF5は、パターン粗密差に起因するめっきバラツキ改善と、低膜厚での良好なビアフィリング性を有するプロセスであり、次世代パッケージ基板の回路形成工程において、お客様のニーズに十二分にお応えできるプロセスと確信する。

	4.プロセスのまとめ

今回紹介した各プロセスのまとめを表2に示す。

表2 プロセスのまとめ

	CU-BRITE VL	CU-BRITE VH	CU-BRITE VF5
硫酸濃度範囲	30～50g/L	30～150g/L	100～200g/L
70φ-40d （膜厚10μm）凹み	0μm	3μm	0μm
120φ-60d （膜厚15μm）凹み	5μm	10μm	50μm
0.3mmφ-1.6t （膜厚15μm）均一電着性	60%	70%	80%
L/S=10/10 面均性　密部/粗部	60%	70%	90%

	おわりに

今回、エニーレイヤー基板に最適なCU-BRITEVL、スルーホール混在HDIが多い車載系基板に最適なCU-BRITEVH、次世代FC-BGA、CSP基板のビアフィリングプロセスに優れた性能を発揮するCU-BRITE VF5をご紹介した。
これらもお客様の声を十二分に反映させて頂き、高品質で安定した製品開発はもとより、コスト削減や生産性向上のご提案ができる製品開発を進めていく所存です。

	90号　2011年8月発行



	銅ダイレクトレーザーVia形成における銅表面レーザー前処理プロセスの紹介

	AISL（第2報）

	CU-BRITE JC-55

	太陽電池カバーガラス用の反射防止膜